理大研發量子隧穿場效應晶體管 突破集成電路晶片發展樽頸

下一代微電子技術的發展，取決於晶體管開關性能實現突破性提升，方能進一步推高運算能力。然而，傳統半導體技術面對一道名為「波爾茲曼極限」（Boltzmann limit）的物理限制，既局限了傳統晶體管的功耗效益，亦阻礙高性能電子產品的發展步伐。為破解這項技術難題，香港理工大學（理大）研究團隊運用二維（2D）納米材料，成功研製出一款全新的量子隧穿場效應晶體管（TFET）。是次突破性的成果，令這項備受期待的技術離商業化應用更進一步，為低能耗運算及新一代人工智能（AI）晶片提供關鍵的基本組件。

研究由理大物理及材料學系系主任、材料物理與器件講座教授、香港理工大學武漢科技創新研究院副院長郝建華教授領導，並與新加坡國立大學、香港科技大學、北京大學及新加坡科技設計大學的研究人員攜手合作。這項具標誌性的研究成果，已於國際權威科學期刊《Science》發表。

集成電路（IC）由在開、關狀態之間切換的晶體管組成，是現代運算的基礎。傳統的互補金屬氧化物半導體場效應晶體管（MOSFET）依靠由閘極電壓驅動熱電子發射，讓電荷跨越勢壘，此項操作中控制一個數量級的電流變化所需要的最低閘極電壓為 60 毫伏特（mV）。然而，由於「波爾茲曼極限」的物理限制，使得在室溫之下，MOSFET的亞閾值擺幅（Subthreshold swing (SS)，用以量度開關勢壘的指標）無法降低至每十倍 60 毫伏特（mV decade⁻¹）以下，阻礙了高性能電子產品的進一步發展。

郝建華教授表示：「《國際器件及系統路線圖》（IRDS）已認定TFET是最有潛力取代 MOSFET 的低功耗晶體管方案。透過以量子隧穿取代熱電子發射，我們研製的二維異質結構晶體管突破了調控每十倍電流需要 60 毫伏特閘極電壓的界限，克服了MOSFET 的物理限制。TFET為新一代 AI 晶片及先進半導體應用所需的超低功耗、高性能集成電路奠定了基礎。」

為解決以往TFET設計的效率局限，郝教授的團隊採用脈衝激光沉積（PLD）技術，製作出超薄的二維鉍（Bi）與硒化銦（InSe）交替層異質結。團隊在納米尺寸的層狀結構上進行精確控制，令原本呈半金屬性質的鉍在二維形態下轉化為半導體，形成理想的能帶對齊，使電荷載流子得以透過量子隧穿機制高效注入硒化銦。

由此製成的 Bi/InSe 量子隧穿場效應晶體管，在六個數量級的電流開關範圍內，其亞閾值擺幅遠低於每十倍 60 毫伏特的熱電子極限。這種TFET在室溫下於標準厘米尺寸的矽基板上運作時，所需閘極電壓範圍僅為 160 毫伏特，遠低於先進 MOSFET 所需的 800 毫伏特。

這種最新器件解決了實驗性質TFET長期面對的難題：既能輸出高達每微米數微安培（μA μm⁻¹）的高輸出電流，同時具備極高的開關電流比。高輸出電流對驅動多個下游邏輯閘極為重要，有助降低電路延遲，並確保與現有集成電路晶片相容，甚至可帶動其跨代升級。

研究同時證明，脈衝激光沉積技術在製造精密、晶圓級二維材料方面切實可行，此類材料對未來採用超短通道的晶體管尤其重要。由於該技術能與傳統矽基製程相互配合，此項突破為節能微型晶片及推動 AI 應用的專用硬件，提供了可規模化的發展藍圖。

***完***