理大研发量子隧穿场效应晶体管　突破集成电路芯片发展樽颈

理大物理及材料学系系主任、材料物理与器件讲座教授郝建华教授领导的研究团队，与本地、北京及新加坡科研人员合作，成功运用二维 (2D) 纳米材料，研制出一款全新的量子隧穿场效应晶体管 (TFET)。该突破性成果令这项备受期待的技术离商业化应用更进一步，为低能耗运算及新一代人工智能 (AI) 芯片提供关键的基本组件。

集成电路 (IC) 由在开、关状态之间切换的晶体管组成，是现代运算的基础。传统的互补金属氧化物半导体场效应晶体管 (MOSFET) 依靠闸极电压驱动热电子发射，让电荷跨越势垒，最低闸极电压为 60 毫伏特 (mV)。然而，由于“波尔兹曼极限”，MOSFET 的亚阈值摆幅 (Subthreshold swing, SS) 无法低于每十倍 60 毫伏特 (mV decade⁻¹)，阻碍了高性能电子产品的发展。

为解决以往 TFET 设计的效率局限，郝教授团队采用脉冲激光沉积 (PLD) 技术，制作出超薄的二维铋 (Bi) 与硒化铟 (InSe) 交替层异质结。通过精确控制层状结构，令原本半金属性质的铋在二维形态下转化为半导体，形成理想能带对齐，使电荷载流子高效注入硒化铟。

制成的 Bi/InSe TFET 在六个数量级的电流开关范围内，其亚阈值摆幅远低于 60 毫伏特的热电子极限。在室温下于标准硅基板运作时，所需闸极电压仅为 160 毫伏特，远低于先进 MOSFET 所需的 800 毫伏特。

该器件解决了实验性 TFET 长期面对的难题：既能输出高达每微米数微安培 (μA μm⁻¹) 的高电流，同时具备极高的开关电流比。高输出电流有助驱动下游逻辑闸极，降低电路延迟，并确保与现有芯片兼容，甚至推动跨代升级。

研究同时证明，PLD 技术在制造精密、晶圆级二维材料方面切实可行。由于该技术能与传统硅基制程配合，此突破为节能芯片及 AI 应用硬件提供了可规模化的发展蓝图。

此研究由理大与新加坡国立大学、香港科技大学、北京大学及新加坡科技设计大学合作完成，成果已发表于国际期刊《科学》(Science)。

郝建华教授现为光子技术研究院、潘乐陶慈善基金智慧能源研究院及体育科技研究院成员。

阅读研究全文： https://www.science.org/doi/10.1126/science.adx6059

新闻稿： https://www.polyu.edu.hk/rio/news/2026/20260831---polyu-develops-quantum-tunnelling-field-effect-transistor/

网上报导：

知乎 - https://polyu.me/4zOUDc3

Superadrianme - https://polyu.me/3T3fism

Daily Bulletin - https://polyu.me/4gwxS57